

Práctica 3: Unidad Aritmético Lógica (ALU)

En la práctica anterior iniciamos el diseño de una Unidad Aritmético-Lógica (ALU) simple, para operaciones básicas aritméticas y lógicas, con la construcción del bloque de las operaciones aritméticas. En esta práctica realizaremos el módulo de las operaciones lógicas y completaremos la ALU.

Nuestra ALU dispondrá de ocho operaciones con operandos de 4 bits: las cuatro operaciones aritméticas ya construidas, y cuatro operaciones lógicas que diseñaremos a continuación.

Estas son las operaciones y sus códigos de operación:

S2	S1	S0	Función
0	0	0	A AND B
0	0	1	A XOR B
0	1	0	A OR B
0	1	1	NOT A
1	0	0	A más B en Ca2
1	0	1	A – B en Ca2
1	1	0	A más B en Ca1
1	1	1	A – B en Ca1

Para proceder a su diseño tenemos que realizar por separado la parte lógica ($S2 = 0$), de la parte aritmética ($S2 = 1$). Dado que la parte aritmética se ha diseñado en la práctica 2, en esta práctica debemos realizar la parte lógica y conectar adecuadamente ambas partes para conseguir la ALU de 4 bits.


(Continúa en la página siguiente)

- 1) Analice el circuito de la Figura 1 explicando detalladamente su funcionamiento. Realice su montaje y una vez comprobado su funcionamiento, obtenga el Bloque Jerárquico.

Observaciones sobre el multiplexor:

- No confundir los operandos A y B de esta ALU lógica con los nombres internos de las señales de selección del multiplexor, que también tienen los nombres A y B.
- En las entradas de selección de este multiplexor, A es la señal de menor peso.

(Para este montaje de prueba es aconsejable utilizar la representación binaria en la ventana de datos del Generador de Palabras)



- 2) Tomando como base el Bloque Jerárquico de una ALU lógica de un bit, realice el diseño de una ALU Lógica de 4 bits e impleméntelo en el simulador.
- 3) Rellene la siguiente tabla y compruebe que los datos obtenidos de forma teórica, coinciden con los resultados vía simulación una vez que haya montado el circuito de la figura en Multisim y aplicando los valores de la tabla a las entradas del circuito.

$A_{(10)}$	$B_{(10)}$	$A_3 A_2 A_1 A_0$	$B_3 B_2 B_1 B_0$	$S_1 S_0$	$R_3 R_2 R_1 R_0$	$R_{(10)}$
2	3			0 0		
1	5			0 1		
6	3			1 0		
3	2			1 1		

- 4) Obtenga el bloque jerárquico de la ALU de 4 bits

- 5) Utilizando el bloque jerárquico correspondiente a la parte aritmética (obtenido en la práctica 2), y el bloque jerárquico correspondiente a la parte lógica, diseñe en Multisim la ALU de 4 bits que se comporta según la tabla de funcionamiento indicada en el enunciado.
- 6) Realice un montaje de prueba para el circuito de la ALU completa de 4 bits (aritmética y lógica) y rellene la siguiente tabla. Compruebe que los datos obtenidos de forma teórica, coinciden con los resultados vía simulación.

$A_{(10)}$	$B_{(10)}$	$A_3 A_2 A_1 A_0$	$B_3 B_2 B_1 B_0$	$S_2 S_1 S_0$	$R_3 R_2 R_1 R_0$	$R_{(10)}$	Operación
6	5			0 0 0			
7	2			0 0 1			
6	1			1 0 0			
-4	-1			1 1 0			